Ist $ readmem in Verilog synthetisierbar?

Question

Ist $ readmem in Verilog synthetisierbar?

8

Ich versuche, einen Mikrocontroller auf einem FPGA zu implementieren, und ich muss ihm ein ROM für sein Programm geben. Wenn ich $ readmemb benutze, wird das korrekt zu einem ROM synthetisiert? Wenn nicht, was ist der übliche Weg, dies zu tun?

synthesis verilog

user526035 01.12.2010, 04:00

quelle

1 Antwort

Tags und Links synthesis verilog

Django: Verwenden von Annotate, Count und Distinct in einem Queryset Wie kann ich testen, ob dieselbe Methode mit korrekten Parametern mit PHPUnit und Mock-Objekt aufgerufen wird?

score 15 · Accepted Answer

Ich würde Georges Antwort ändern, um zu sagen, dass es vom Synthesetool abhängt, ob $readmemb synthetisierbar ist oder nicht.

Alteras Empfohlene HDL Coding Styles Anleitung enthält Beispiel 10-31 (Seite 10-38) , die ein aus $readmemb abgeleitetes ROM (unten wiedergegeben) zeigt:

%Vor%

Auch in Xilinx's XST-Benutzerhandbuch heißt es:

Das System $readmemb und $readmemh   Aufgaben können verwendet werden, um den Block zu initialisieren   Erinnerungen. Weitere Informationen finden Sie unter

RAM aus einer externen Datei initialisieren   Kodierungsbeispiele

Verwenden Sie $readmemb für   binär und $readmemh für hexadezimal   Darstellung. Um das mögliche zu vermeiden   Unterschied zwischen XST und Simulator   Verhalten, empfiehlt Xilinx® Ihnen   Verwenden Sie Indexparameter in diesem System   Aufgaben. Siehe die folgende Codierung   Beispiel.

$readmemb("rams_20c.data",ram, 0, 7);