Der Quellcode ihres gcc-Compilers unter www.tilera.com/scm enthält gcc-artige Maschinenbeschreibungsdateien (.md), die die Anweisungen und andere mikro-architektonische Details definieren, die von einem Compiler-Schreiber benötigt werden.
Umformulierung dieser Antwort aus Gründen der Klarheit.
Viele Referenzen im Internet behaupten, sie seien angeblich MIPS-Derivate; Auf der anderen Seite hat weder der eigene Lizenznehmer / Partner von MIPS irgendeine Erwähnung von Tilera erwähnt noch erwähnt Tilera selbst MIPS in irgendeiner ihrer Produktdokumentation. Gäbe es eine Art (Cross-) Lizenzvereinbarung, wäre diese Vermeidung schwer zu verstehen.
Wenn Sie sich den Linux-Kernel anschauen, der sowohl MIPS- als auch Tile-Architekturen unterstützt, sind die Unterschiede in der Assembler-Sprache von Bedeutung, siehe zum Beispiel die Kernel-Start-Einstiegspunkte für MIPS und Tile Architekturen. Die Teraera Assembly Mnemotechniken schauen mir persönlich näher an PowerPC als an MIPS.
Tilera stellt selbst einen GCC / binutils-Port zur Verfügung, der Ссылка enthält, der die Sourcecode-Tarballs enthält; Die Architektur dort heißt tile-unknown-linux .
Es sieht eher so aus, als hätten sie sich etwas anderes einfallen lassen.
Sie scheinen ihren eigenen RISC-artigen Befehlssatz zu haben. Viele RISCs sind ziemlich ähnlich, so dass neue ISAs dazu neigen, wie eine Mischung aus MIPS, PPC und ARM zu erscheinen, da Chip-Designer ihre bevorzugten Elemente von jedem übernehmen.
Tags und Links assembly compiler-construction multicore cpu-architecture