rtl

Die RTL-Abstraktion (Register-Transfer-Level) wird in Hardwarebeschreibungssprachen wie Verilog und VHDL verwendet. * Verwenden Sie dieses Tag nicht für rechts-nach-links. *
1
Antwort

Wie funktioniert das Clock Gating in RTL?

Ich habe ein paar Latch und Logik in meinem Design getaktet. Ich habe nicht viel Erfahrung in Synthese und Platz & amp; Route. Was ist der richtige Weg um Clock-Gating in RTL zu implementieren? Beispiel1: %Vor% Beispiel2: Ich stolperte...
27.07.2014, 04:30