Altera, eine hundertprozentige Tochtergesellschaft von Intel, ist eine führende Marke für Field Programmable Gate Arrays (FPGA).
Kann ich in VHDL etwas Ähnliches wie den C-Sourcecode-Makros __DATE__ und __TIME__ verwenden?
die Kompilierzeit als eine Art Versionszeitstempel im FPGA verfügbar zu machen?
Als ein & gt; & gt; Neuling & lt; & lt; & lt; & lt; zu VHDL I...
09.08.2013, 07:19