Ich versuche, den Verilog-Modus zu verwenden, indem ich alles mit 2 Leerzeichen eindrücke, außer decls und immer. Das habe ich meinen .emacs hinzugefügt:
%Vor%
Dies ist das Ergebnis eines Testmoduls
%Vor%
Der Teil, der nicht korrekt ist,...
22.06.2015, 17:29